Marca registrada systemc

A página não pode ser encontrada.

A página que você está procurando pode ter sido removida, seu nome foi alterado ou está temporariamente indisponível. Verifique se o endereço do site exibido na barra de endereços do seu navegador está escrito e formatado corretamente. Clique no botão Voltar para tentar outro link ou clique nos links abaixo para visitar uma das áreas acima.

Por favor, dirija-se ao Centro de Suporte se tiver alguma dúvida ou precisar de ajuda para encontrar a informação que está procurando.

O Grupo ISS oferece aos profissionais ferramentas para a concepção, teste e fabricação de eletrônicos. A empresa está situada em Estocolmo, na Suécia, com uma base natural nas empresas de alta tecnologia da Escandinávia. Enviamos e apoiamos produtos em todo o mercado da UE e trabalhamos em estreita colaboração com os nossos locais de fabrico de clientes em toda a Ásia. A eletrônica não conhece fronteiras!

SystemRDL 2.0 agora disponível para download.

SystemRDL é uma linguagem de descrição de registro para o design e a entrega de produtos IP usados ​​em projetos. Sua semântica suporta todo o ciclo de vida dos registros a partir da especificação, geração de modelo e verificação de projeto para manutenção e documentação. A necessidade de SystemRDL continua a crescer. Uma maior integração de SOCs resultou em uma explosão de registros e o SystemRDL é o único padrão para registros que suporta as necessidades de captura de design e comunicação de especificações de registro para consumidores a jusante. Baixe SystemRDL 2.0 & gt;

Para obter mais informações sobre SystemRDL, visite a página de Recursos do Grupo de Trabalho do SystemRDL.

SystemC Verification 2.0.1 Lançado.

Uma nova versão do SystemC Verification está agora disponível. Ele inclui atualizações de compatibilidade relacionadas ao SystemC 2.3.2 e as versões mais recentes do compilador. Faça o download aqui & gt;

SystemC CCI Public Review Now Open.

O rascunho padrão SystemC CCI Configuration LRM está agora disponível para revisão pública. Esse padrão define as interfaces essenciais e os blocos de construção convenientes para a configuração de modelos SystemC de forma que permita que ferramentas compatíveis configurem, consultem, controlem e rastreiem as informações de configuração de maneira simples e eficaz. Os materiais suplementares no kit de revisão incluem uma apresentação geral, implementação de prova de conceito e mais de 20 exemplos. Para mais detalhes sobre SystemC CCI, leia este artigo & gt;

O período de revisão permanecerá aberto até 18 de março de 2018. O feedback técnico e as perguntas do público podem ser postados no fórum da comunidade ou enviados por e-mail para Este endereço de e-mail está protegido contra spambots. Você deve habilitar o JavaScript para visualizá-lo. .

O UVM-SystemC agora está disponível para revisão pública.

O UVM-SystemC 1.0-beta1 foi lançado para revisão pública. Esta atualização contém atualizações de compatibilidade para o SystemC 2.3.2 e as versões mais recentes do compilador. Ele também possui uma implementação de API de caminho HDL, mecanismo de atualização final em conclusão, LRM atualizado, backdoor UVM para registros manequest Systemv uvm_sc_reg e API de relatórios alinhados com UVM 1.2. Faça o download aqui & gt ;. O período de revisão permanecerá aberto até 7 de fevereiro de 2018. O feedback é bem-vindo e pode ser postado no Fórum da Comunidade.

Eventos em destaque.

26 de fevereiro - 1 de março de 2018.

DVCon China.

DoubleTree by Hilton Shanghai-Pudong.

DVCon Europe.

24 a 25 de outubro de 2018.

Holiday Inn Munich City Center.

Ligar para papéis | Submissões iniciais até 11 de abril.

Assine nossa lista de discussão:

ENVOLVER-SE.

Acontecimentos recentes.

Lançamento do SystemRDL 2.0 - Download do novo boletim informativo do Portable Stimulus Community disponível agora Lançamento do SystemC 2.3.2 - Download Gabe Moretti entrevista os líderes do grupo de trabalho no novo artigo: "Desenvolvendo o padrão de estímulo portátil" Especificação do SystemRDL 2.0 liberada para revisão pública - Download do IEEE 1800.2 para UVM agora disponível para download sem nenhum custo no programa Get IEEE patrocinado pela Accellera.

Accellera News.

Vídeos em Destaque.

Últimas Downloads.

Tweets de Accellera (accellera)

Login / Registre-se.

O acesso a alguns downloads e as áreas do site são restritas. Recomendamos que você se registre e faça login.

SYSTEMC.

75813460 | Marca comercial.

Interessado neste caso?

PASSO 2 de 2.

Por favor, conte-nos o que você pensa sobre Docket Alarm.

Digite suas perguntas ou comentários e alguém irá voltar para você.

&cópia de; Docket Alarm, Inc. Todos os direitos reservados.

O que é o PACER?

O PACER é um sistema de governo para acessar os registros judiciais dos EUA.

Por que eu preciso disso?

O Docket Alarm usa o PACER para acessar os documentos do Tribunal Federal. De acordo com o plano fixo, passamos essas taxas para sua conta sem marcação.

O que será cobrado?

Se já temos o documento em nosso banco de dados, você não será cobrado nada. No entanto, se não o fizermos, devemos recuperá-lo do tribunal e incorrer em sua taxa de acesso.

O PACER cobra US $ 0,10 por página, com um máximo de US $ 3,00 por documento. Por exemplo, um documento de cinco páginas é de US $ 0,50 e um documento de 50 páginas é de US $ 3,00. O acesso às fichas de pagamento também incorre em uma taxa, se ainda não tivermos a folha de registro completa (novamente, no máximo, US $ 3,00). Essas taxas são incorridas apenas para tribunais federais e falências.

Obrigado por visitar o Docket Alarm.

O Docket Alarm possui relações com muitas grandes empresas, como a sua.

Comunicados de imprensa.

A Synopsys, Inc. (NASDAQ: SNPS), líder mundial em software e IP para projeto e fabricação de semicondutores, anunciou hoje o apoio à recém-ratificada Open SystemC Initiative (OSCI). ) SystemC & trade; Padrão TLM-2.0 em seu Innovator e DesignWare & reg; Produtos de Biblioteca de nível de sistema. A Synopsys foi ativa no desenvolvimento deste novo padrão, que desbloqueia o potencial do SystemC como a infraestrutura da plataforma virtual para o desenvolvimento de software embutido pré-silício. Os designers usam componentes da Biblioteca de Nível do Sistema DesignWare compatível com TLM-2.0 para desenvolver, verificar e oferecer plataformas virtuais interativas baseadas em SystemC para o desenvolvimento de software embutido de pré-silício usando Synopsys & # 39; Inovador. Os resultados podem ser executados nativamente em todos os simuladores compatíveis com o sistema SystemM TLM-2.0 sem sacrificar o desempenho.

"Reconhecemos a necessidade de soluções em nível de sistema que melhorem a eficiência do desenvolvimento de software pré-silício, bem como a verificação completa do sistema, e os modelos interoperáveis ​​são fundamentais", afirmou. disse Takashi Hasegawa, diretor, ESL & amp; Departamento de Verificação, SoC Design Engineering Division da Fujitsu Microelectronics Limited. & quot; Os modelos SystemC compatíveis com TLM-2.0 fornecidos na Synopsys & # 39; DesignWare System-Level Library é uma peça valiosa de uma metodologia de design ESL que permite o rápido desenvolvimento de plataformas virtuais. & Quot;

Plataformas virtuais construídas em Synopsys & # 39; Os inovadores são modelos de hardware de simulação rápidos e totalmente funcionais que permitem o desenvolvimento e integração de software meses antes do hardware estar disponível. Mais de 50 plataformas comerciais desenvolvidas na Synopsys & # 39; O inovador está sendo usado atualmente por desenvolvedores de software incorporado. Os modelos de nível de transação compatíveis com o sistema TLM-2.0 são os blocos de construção básicos necessários para criar plataformas virtuais para desenvolvimento de software inicial, co-design de hardware / software, exploração de arquitetura e verificação de sistema. O DesignWare System-Level Library é o portfólio mais abrangente da indústria de TLMs independentes de ferramentas e baseados em padrões, e seus modelos podem ser usados ​​em qualquer simulador compatível com o sistema TLM-2.0 SystemC.

A interoperabilidade do modelo em simuladores protege o investimento do designer em modelos TLM-2.0, & quot; disse Mike Meredith, presidente da OSCI. "As capacidades recém-ratificadas do padrão TLM-2.0 permitem um desempenho de simulação previamente visto apenas em soluções proprietárias e marcam a remoção de um obstáculo importante para a adoção generalizada de plataformas virtuais baseadas em SystemC para desenvolvimento de software pré-silício embutido."

A padronização OSCI SystemC TLM-2.0 tem sido focada no cumprimento dos principais requisitos de usuário de desempenho, flexibilidade e interoperabilidade aprimorados. A Synopsys foi um participante ativo no desenvolvimento do padrão, a fim de garantir que ele atenda a necessidade de um padrão de interface de alto desempenho. Os esforços da empresa no grupo de trabalho incluíram trabalhos de desenvolvimento na implementação de prova de conceito, exemplos e material colateral.

& quot; Em nosso Relatório de tendência de mercado de ESL de 2007, previmos um crescimento mais rápido para plataformas virtuais uma vez que os problemas de padrões sejam resolvidos, & quot; disse Gary Smith, presidente da Gary Smith EDA. "A padronização do TLM-2.0 remove um obstáculo importante para a prototipagem virtual para entrar na adoção mainstream e para vincular mais estreitamente o desenvolvimento de software e hardware incorporado".

A Synopsys mostrará a Biblioteca de Nível de Sistema DesignWare compatível com TLM-2.0 e as ferramentas de desenvolvimento de plataforma virtual Innovator com importação de componentes e componentes compatíveis com TLM-2.0 na Conferência Design Automation em Anaheim (9 a 12 de junho de 2008 no estande 1349).

& quot; O lançamento de nossas ofertas comerciais de ferramentas e bibliotecas compatíveis com o SystemC TLM-2.0 é um marco importante para nossos usuários, e acreditamos que somos os primeiros a oferecer uma biblioteca e uma ferramenta compatíveis com TLM-2.0 & quot; disse John Koeter, diretor sênior de marketing para IP e Serviços da Synopsys. & quot; Abertura e interoperabilidade são os principais estímulos para que as plataformas virtuais baseadas em SystemC finalmente passem da adoção antecipada de soluções proprietárias para uma ampla adoção mainstream. & quot;

As versões compatíveis com o TLM-2.0 da DesignWare System-Level Library e Synopsys Innovator esperam estar disponíveis no terceiro trimestre de 2008. Para obter mais informações, consulte synopsys / virtualplatform e designware / sll.

Sobre o DesignWare IP.

A Synopsys oferece um amplo portfólio de IPs digitais, de sinais mistos e de verificação de alta qualidade comprovados em silício para projetos system-on-chip. Como fornecedora líder de conectividade IP, a Synopsys fornece as soluções mais abrangentes do setor para protocolos amplamente utilizados, como USB, PCI Express, SATA, Ethernet e DDR. Além da conectividade IP, a Synopsys oferece modelos de nível de transação SystemC para construir plataformas virtuais para o desenvolvimento rápido e pré-silício de software. Quando combinado com uma metodologia de desenvolvimento de IP robusta, um investimento extensivo em qualidade e suporte técnico abrangente, o DesignWare IP permite aos designers acelerar o tempo de colocação no mercado e reduzir o risco de integração. Para obter mais informações sobre DesignWare IP, visite sinopsys / designware.

A Synopsys, Inc. (NASDAQ: SNPS) é líder mundial em automação de design eletrônico (EDA), fornecendo o mercado global de eletrônicos com o software, a propriedade intelectual (IP) e os serviços utilizados no projeto e fabricação de semicondutores. Synopsys & # 39; As soluções abrangentes, integradas de implementação, verificação, IP, fabricação e matriz de portas programáveis ​​em campo (FPGA) ajudam a enfrentar os principais desafios que os designers e fabricantes enfrentam hoje, como gerenciamento de energia e recursos, verificação de sistema a silício e tempo para - resultados. Essas soluções líderes da tecnologia ajudam a oferecer aos clientes da Synopsys uma vantagem competitiva em trazer rapidamente os melhores produtos para o mercado, reduzindo custos e agendando o risco. A Synopsys está sediada em Mountain View, Califórnia, e tem mais de 60 escritórios localizados em toda a América do Norte, Europa, Japão, Ásia e Índia. Visite Synopsys online no synopsys /.

Synopsys e DesignWare são marcas registradas da Synopsys, Inc. A SystemC é uma marca registrada da Iniciativa Open SystemC e é usada sob licença. Quaisquer outras marcas comerciais ou marcas registradas mencionadas neste comunicado são de propriedade intelectual de seus respectivos proprietários.

FONTE: Synopsys, Inc.

CONTATO: Sheryl Gulizia de Synopsys, Inc., + 1-650-584-8635,

Dia da Evolução do SystemC 2017.

Workshop sobre a evolução dos padrões SystemC.

Quarta-feira, 18 de outubro de 2017.

No seguimento do primeiro dia do Evolution SystemC em maio de 2016, a comunidade de usuários do SystemC reuniu-se novamente logo após a DVCon Europe 2017 para a segunda edição deste workshop técnico de dia inteiro para discutir a evolução dos vários padrões SystemC. Com mais de 60 participantes, o evento patrocinado pela Accellera foi vendido novamente, com representantes de mais de 25 empresas e instituições acadêmicas presentes.

O principal objetivo da série SystemC Evolution Day é identificar as áreas em que alinhar e acelerar as diferentes iniciativas de padronização do SystemC na Accellera e trabalhar em busca de propostas de solução para a inclusão de padrões. As discussões foram centradas em torno de quatro sessões técnicas detalhadas nos campos de controle de verificação SystemC, registro de inspeção e depuração, tipos de dados e modelagem de protocolo para síntese de alto nível. Durante a sessão de finalização aberta, tópicos adicionais foram discutidos, como modelagem de relógio / reset / interrupção, simulações paralelas / distribuídas e outros. O material e as apresentações são compartilhadas com os Grupos de Trabalho Accellera SystemC para discussões de acompanhamento.

Com o sucesso contínuo desse formato de workshop e o feedback muito positivo dos participantes, o comitê organizador está explorando opções para aprimorar ainda mais o formato para futuras edições do Dia da Evolução do SystemC.

Resumo do evento de 18 de outubro.

Data / Hora: 18 de outubro de 2017 (dia após a DVCon Europe 2017) | 8:30 - 17:00.

Envios / Perguntas: Email Este endereço de email está sendo protegido contra spambots. Você deve habilitar o JavaScript para visualizá-lo.

Equipe de Organização: Philipp A Hartmann, Intel; Oliver Bell, Intel; Martin Barnasconi, NXP; Matthias Bauer, Infineon; Thomas Kruse, Infineon.

Sessões Técnicas.

Existem quatro sessões técnicas detalhadas para discutir diretamente novas idéias e sugestões na comunidade SystemC. Você está convidado a contribuir durante essas sessões.

# 1 Checkpointing e SystemC - Como podemos fazer com que eles se encontrem?

Organizadores: Jakob Engblom, Håkan Zeffer, Eric Nilsson, Philipp Hartmann e Trevor Wieman (Intel)

Checkpointing é uma característica útil dos simuladores de sistema de computador, pelo menos desde meados da década de 1990. Entre outros usos, o checkpointing é usado para transferir o estado de um sistema entre simuladores rápidos e detalhados; para economizar tempo nos fluxos de trabalho ao não refazer o trabalho como inicializar um sistema; como uma ferramenta de colaboração entre desenvolvedores; e como uma maneira de desfazer mudanças ruins em um sistema alvo. O ponto de verificação está na lista de recursos que estão sendo considerados pelo grupo de trabalho de configuração, controle e inspeção do SystemC (CCIWG).

Checkpointing provou ser complicado de implementar no SystemC, principalmente porque restringe a forma como os modelos são escritos - os modelos devem ser capazes de salvar e restaurar seu estado. Para suportar a movimentação de pontos de verificação entre hosts e entre modelos em diferentes níveis de abstração, deve ser possível restaurar em uma implementação diferente do mesmo modelo. Salvar e restaurar o estado inteiro de um processo ou a imagem de uma máquina virtual apenas faz parte do objetivo. Existe um corpo significativo de pesquisas disponíveis sobre os pontos de verificação do SystemC que oferecem insights e ideias.

Nesta sessão, analisaremos a compreensão atual do checkpointing e como ele pode ser implementado no SystemC. Queremos discutir como uma implementação pode ser tornada prática e obter o contributo do projeto de linguagem, modelagem, construção de ferramentas e comunidades de usuários em verificação de SystemC. Como ponto de partida para a discussão, apresentaremos uma biblioteca de verificação que desenvolvemos na Intel em cooperação entre a equipe da Simics e os usuários do SystemC.

Padronização # 2 em torno dos Registros - O que é necessário?

Organizadores: Mark Burton (GreenSocs), Jerome Cornet (ST Microelectronics)

Como o CCIWG finalmente encerra seu trabalho em configuração, um dos próximos tópicos sobre a carta do grupo é "registros". Existem vários aspectos disso: o que os usuários esperam das bibliotecas de registro? O que realmente precisa de padronização? Que vantagens a padronização traz para os registros?

Diferentes organizações têm diferentes bibliotecas de modelagem de registros, e diferentes usuários certamente terão diferentes experiências e requisitos. Algumas propostas de padronização provavelmente precisam ser revisadas, já que a própria SystemC evoluiu (e com a adição de CCI). Enquanto isso, todas as propostas atuais são antigas (datando pelo menos cinco anos na maioria dos casos). O que falta é a experiência dos usuários hoje e o que é realmente necessário da perspectiva do usuário.

Esta sessão de tópicos apresentará algumas das propostas de padronização em torno de registros, e esperamos obter feedback da comunidade de usuários - para fazer a pergunta: "Qual é o próximo passo evolutivo para os registros?"

# 3 SystemC Datatypes - uma discussão da comunidade.

Organizadores: Fred Doucet (Qualcomm), Andres Takach (Mentor Graphics, Siemens Business)

Nos últimos quinze anos, os usuários da SystemC e as empresas de EDA têm usado os tipos de dados padrão de diferentes maneiras, usando a biblioteca de prova de conceito ou personalizando internamente ou completamente reimplementando os tipos de dados padrão para velocidade de simulação ou problemas de sintetização.

O Sub-Grupo de Trabalho SystemC Datatypes foi contratado para incorporar muitas dessas melhorias (e mais) definindo um conjunto avançado de tipos de dados SystemC, adequado para todos os domínios de modelagem SystemC de modelos algorítmicos para síntese.

O objetivo desta sessão interativa é envolver a comunidade de usuários mais ampla no processo de aprimoramento dos tipos de dados. Em primeiro lugar, discutiremos os vários modelos de uso e os problemas dos tipos de dados padrão atuais. Em seguida, discutiremos dois caminhos possíveis: (a) melhorar os tipos de dados atuais, mantendo a API existente ou (b) definindo novos tipos de dados com uma API ligeiramente diferente e compatibilidade com versões anteriores.

Modelagem precisa e síntese de 4 bits e síntese de interfaces abstratas.

Organizador: Andres Takach (Mentor Graphics, Siemens Business)

A modelagem e a síntese de interfaces abstratas não são abordadas no padrão de síntese SystemC atual. O padrão cobre sinais e portas, mas não menciona as regras de agendamento que são necessárias para sintetizar o protocolo preciso correto do ciclo. Idealmente, a comunicação pode ser expressa em SystemC em um nível de abstração mais alto, mas com interfaces precisas de pin e protocolo para que possa modelar interações com blocos sensíveis ao tempo, como árbitros e memórias.

O encapsulamento de um protocolo como uma classe C ++ com métodos para executar operações no nível da transação, como obter / ler e colocar / gravar, é uma maneira importante de aumentar a abstração de uma interface. A síntese de alto nível pode tratar o comportamento em tais operações como um ciclo preciso para preservar a intenção do protocolo. Embora este encapsulamento seja elegante, ele não resolve um problema fundamental que gostaríamos de modelar a interação de diferentes portas que estão sendo acessadas a partir de um processo (SC_THREAD ou SC_CTHREAD) como sendo concorrentes. Embora seja possível escrever o comportamento em um thread que lida com várias portas, isso se torna um produto cruzado do comportamento sequencial de cada protocolo, tornando-o não escalável e não modular. Também reduz a liberdade de agendar os acessos da porta a serem iniciados em ciclos diferentes.

A menos que possamos modelar a concorrência no acesso a várias portas dentro de um segmento, o modelo SystemC corre a uma taxa de transferência mais lenta do que o hardware desejado. Embora ainda seja funcionalmente correto / equivalente para projetos insensíveis à latência, isso não modela com precisão as interações com árbitros, etc.

Esta sessão aprofundada abrange o tema da modelagem de interfaces abstratas e como ela se relaciona com a síntese de alto nível desse modelo. A discussão interativa tem como objetivo explorar abordagens que possam levar a propostas para ampliar o padrão de síntese SystemC nesta área.

Após as sessões técnicas, uma sessão de discussão aberta será usada para resumir as próximas etapas para avançar nos grupos de trabalho pertinentes do Accellera SystemC pelos membros da Accellera nos tópicos da sessão, bem como nas abreviaturas adicionais levantadas durante a discussão final. Se você gostaria de se tornar um membro da Accellera para participar dos grupos de trabalho, informações sobre como participar podem ser encontradas aqui.

ARM oferece especificação AMBA AHB SystemC.

O ARM anuncia disponibilidade para download de um novo padrão SystemC para modelagem de sistemas AMBA AHB.

CAMBRIDGE, Reino Unido - 23 de julho de 2003 - ARM [(LSE: ARM); (Nasdaq: ARMHY)], o principal fornecedor da indústria de soluções de processador RISC incorporadas de 16/32-bit, anunciou hoje a disponibilidade para download da Especificação de modelagem de nível de ciclo AMBA ™ AHB. Juntamente com os principais fornecedores de ferramentas, empresas de design de nível de sistema e outros provedores de propriedade intelectual (IP), a ARM criou uma nova metodologia que permitirá aos designers de sistemas complexos usar o IP construído de acordo com a especificação da interface para a exploração da AMBA metodológica Arquiteturas SoC. Os designers que trabalham com os sistemas baseados em metodologia AMBA agora poderão explorar melhor os projetos da AMBA no início do ciclo do produto e garantir que eles entregam o produto certo rapidamente e os requisitos do cliente.

"A ARM está empenhada em trabalhar com seus Parceiros para desenvolver e promover soluções de tecnologia aberta das quais toda a comunidade de design pode se beneficiar", disse Jonathan Morris, gerente de programas de sistemas, ARM. "Esta especificação de modelagem SystemC é uma excelente demonstração da evolução contínua e inovação da metodologia AMBA para o design do sistema."

"A crise de complexidade emergente das capacidades criadas pelo design de 90nm exige novas ferramentas de design de nível de sistema", disse Jim Tully, vice-presidente e analista chefe da Gartner. "O estabelecimento de um padrão para a representação do AMBA AHB no SystemC irá acelerar o desenvolvimento do sistema ao melhorar a interoperabilidade das ferramentas e do IP, resultando em um tempo de mercado reduzido que poderia economizar muito tempo na integração do sistema ".

A especificação de modelagem de nível de ciclo AMBA AHB está aberta e isenta de quaisquer encargos. A está disponível agora para download a partir do ARM & reg; site na arm / armtech / AMBA. Para proteger a integridade da tecnologia AMBA, a especificação é disponibilizada sob um acordo de licença simples de forma ampla em conformidade com o amplo acordo de licenciamento de especificações AMBA 2.0.

A AMBA AHB Modeling Specification é uma representação totalmente estável do protocolo AMBA AHB. Designers de sistemas complexos poderão usar a Especificação de Interface para explorar questões detalhadas de interconexão AMBA e co-validar seus modelos de sistema com implementações RTL. Além do suporte total do protocolo AMBA AHB, a especificação da interface inclui o protocolo AHBlite amplamente adotado para arquiteturas de matriz de barramento de alto desempenho.

Como resultado de mais de 18 meses de trabalho, a Especificação de Modelagem demonstra uma capacidade que foi amplamente testada internamente e com uma ampla gama de designers. A nova Especificação de Modelagem será suportada por uma ampla gama de ferramentas de design do SystemC, incluindo o RealView & reg; recentemente anunciado pela ARM; Model Library (ver ARM anuncia o lançamento do RealView Model Library ... 14 de maio de 2003).

A ARM e seus Parceiros também estão envolvidos em um processo similar para entregar as especificações de modelagem AMBA para níveis mais altos de abstração. A colaboração neste processo começou e a ARM espera resultados iniciais deste trabalho no final do terceiro trimestre deste ano.

A especificação AMBA é uma metodologia estabelecida e aberta que serve como estrutura para projetos de SoC, fornecendo efetivamente a "cola digital" que une núcleos de IP juntos. É a espinha dorsal da estratégia de reutilização de design da ARM e foi adotada por grande parte da indústria, incluindo mais de 90% dos parceiros da ARM e um grande número de provedores de ARM IP. A especificação foi baixada por mais de 12.000 engenheiros de projeto e implementada em centenas de projetos ASIC.

Com uma ampla base de IP de terceiros e um suporte extensivo de ferramentas EDA de muitos dos principais fornecedores EDA da indústria, a metodologia AMBA fornece uma solução de qualidade para o design baseado em interface de sistemas de alto desempenho. Uma vez que a interface AMBA é independente do processador e da tecnologia, ela melhora a reutilização das macrocélulas periféricas e do sistema em uma ampla gama de processos de silício.

Sobre o SystemC e o OSCI.

A Iniciativa Open SystemC ™ (OSCI) é uma organização independente, sem fins lucrativos, composta por uma ampla gama de empresas, universidades e indivíduos dedicados a apoiar e avançar o SystemC como um padrão de código aberto para o design do sistema. A SystemC é a linguagem de design e verificação padrão construída em C ++ que abrange desde o conceito até a implementação em hardware e software. A plataforma SystemC, que inclui o código fonte da especificação SystemC e o manual de referência, pode ser baixada no systemc.

A ARM é o principal fornecedor da indústria de soluções de microprocessador RISC embutidas 16/32-bit. A empresa licita seus processadores RISC, periféricos e sistemas de chips de alta performance, baixo custo e eficiência de energia para as principais empresas internacionais de eletrônicos. O ARM também fornece suporte abrangente necessário para desenvolver um sistema completo. Os núcleos do microprocessador da ARM estão se tornando rapidamente um padrão RISC de volume em mercados como comunicações portáteis, computação portátil, multimídia, consumidor digital e soluções incorporadas. Mais informações sobre ARM estão disponíveis no braço.

ARM e RealView são marcas registradas da ARM Limited. AMBA é uma marca comercial da ARM Limited. Todas as outras marcas ou nomes de produtos são propriedade de seus respectivos detentores. "ARM" é usado para representar ARM Holdings plc (LSE: ARM e Nasdaq: ARMHY); sua empresa operacional ARM Limited; e as subsidiárias regionais ARM INC .; ARM KK; ARM Korea Ltd .; ARM Taiwan; ARM France SAS; e ARM Consulting (Shanghai) Co. Ltd..

Contact Arm Ltd.

Pesquisar Silicon IP.

Arm Ltd Hot IP.

Notícias relacionadas.

Notícias de Última Hora.

Mais popular.

Todos os direitos reservados.

Nenhuma parte deste site pode ser copiada, retransmitida, reposicionada, duplicada ou usada de outra forma sem a permissão expressa por escrito de Design e Reutilização.

Parceira com a gente.

Visite nosso novo Portal de parceria para obter mais informações.